【48812】后CMOS年代：叉板晶体管（forksheet）——不需求太多作业即可坚持电路尺度缩小！

　　最先进的计算机处理器制作商正在阅历十年来器材架构的第一次严重革新，即从鳍式场效应晶体管（FinFET）转变到纳米片（nanosheet）。再过十年，或许还会呈现一次根本性的革新，即，可将某些电路的尺度减小一半。叉板晶体管（forksheet）或许不需求太多作业，即可坚持电路尺度缩小。

　　比利时微电子研究中心（Imec）担任逻辑技能的副总裁朱利安•瑞卡特（Julien Ryckaert）说，forksheet的主意来自探究纳米片架构的约束点。纳米片的主要特征是水平堆叠被电流操控栅极环绕的硅带。虽然纳米片最近才开端出产，但几年前，专家就已经在寻觅其约束点了。瑞卡特说，比利时微电子研究中心需求弄清楚“纳米片在哪一点开端失效”。

　　瑞卡特的团队发现，在构成互补金属氧化物半导体（CMOS）逻辑的N型金属氧化物半导体（NMOS）和P型金属氧化物半导体（PMOS）两种类型晶体管之间，必定要坚持必定的距离距离，约束削弱器材功能和影响功耗的电容。这一距离约束了根据纳米片的逻辑的缩小。“forksheet是打破这种约束的一种方法。”瑞卡特说。

　　与单个纳米片器材不同，forksheet的构建计划是在介电壁两边成对放置。（其实不太像叉子。）比利时微电子研究中心的CMOS技能主管堀口直人（Naoto Horiguchi）说，介电壁可使器材严密放置，而不或许会发生电容问题。他说，设计者可以用新增的空间来缩小逻辑单元，也可通过现在的空间制作更宽的晶体管，完成更好的功能。

　　“CFET或许是终究的CMOS架构。”堀口直人在谈到比利时微电子研究中心估计2032年左右投入出产的器材时说。不过他弥补道，CFET“集成很杂乱”。他说，forksheet将从头运用大多数纳米片的出产过程，这样或许会十分简单。比利时微电子研究中心估计2028年左右预备出产。

　　不过，仍有许多妨碍需求战胜。从出产视点说，介电壁便是个问题。先进CMOS中运用了几种类型的电介质，蚀刻也触及几个过程。制作forksheet意味着蚀刻其他组件时，不会意外损坏介电壁。堀口说，在介电壁的两边应该放置哪种类型的晶体管，这仍然是一个悬而未决的问题。比较在介电壁一侧放置PMOS、另一侧放置NMOS，在介电壁两边放置两种类型的晶体管，或许更有优势。